PAT-NO:

JP02004159330A

DOCUMENT-IDENTIFIER: JP 2004159330 A

TITLE:

IMAGE PROCESSING APPARATUS AND METHOD FOR

CONVERSION

BETWEEN IMAGE DATA OF RASTER SCAN ORDER AND

IMAGE DATA OF

BLOCK SCAN ORDER

PUBN-DATE:

June 3, 2004

INVENTOR - INFORMATION:

NAME

COUNTRY

A/N

PARK, HYUN-SANG

ASSIGNEE-INFORMATION:

COUNTRY

N/A

SAMSUNG ELECTRONICS CO LTD

APPL-NO:

JP2003374900

APPL-DATE: November 4, 2003

PRIORITY-DATA: 2002200268871 ( November 7, 2002)

INT-CL (IPC): H04N001/41, G06T001/60 , H04N001/21 , H04N007/24

## ABSTRACT:

PROBLEM TO BE SOLVED: To provide an image processing apparatus and for mutually converting image data between a raster format and a block format.

SOLUTION: In the image processing apparatus and method for mutually

converting the image data between the raster format and the block format,

particularly when converting the raster format into the block format,

data generated in a camera processor are separated by color components and

stored in one line memory and afterwards, the data are read for the

unit of a block and transmitted to a JPEG engine in the order suited to reading in the block format. The one integrated line memory is used to decrease a size of a memory, thereby decreasing a chip size.

COPYRIGHT: (C) 2004, JPO

## (19) 日本国特許庁(JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

特**酮2004-159330** (P2004-159330A)

(43) 公開日 平成16年6月3日(2004.6.3)

| (51) Int.C1.7 |               | Fı                           |          |         | テ-           | マコード   | (参考)          |
|---------------|---------------|------------------------------|----------|---------|--------------|--------|---------------|
| HO4N          | 1/41          | HO4N                         | 1/41     | В       | 51           | 3047   | •             |
| GO6T          | 1/60          | GOGT                         | 1/60     | 450G    | 5 (          | 059    |               |
| HO4N          | 1/21          | HO4N                         | 1/21     |         | 5 (          | 073    |               |
| HO4N          | 7/ <b>2</b> A | H04N                         | 7/13     | Z       | 5 (          | 078    |               |
|               |               |                              | 審查請求     | 未請求     | 請求項の数 3      | 0 OL   | (全 22 頁)      |
| (21) 出願番号     |               | 特願2003-374900 (P2003-374900) | (71) 出願人 | 390019  | 839 .        |        |               |
| (22) 出顧日      |               | 平成15年11月4日 (2003.11.4)       |          | 三星電     | <b>子株式会社</b> |        |               |
| (31) 優先権主     | 張番号           | 2002-068871                  |          | 大韓民     | 国京畿道水原       | 市靈通区村  | <b>摩灘網416</b> |
| (32) 優先日      |               | 平成14年11月7日 (2002.11.7)       | (74) 代理人 | 100064  | 1908         |        |               |
| (33) 優先権主     | 張国            | 韓国 (KR)                      |          | 弁理士     | 志賀 正武        |        |               |
|               |               |                              | (74) 代理人 | 100089  | 037          |        |               |
|               |               |                              |          | 弁理士     | 渡邊 隆         |        |               |
|               |               |                              | (72) 発明者 | 作 朴 貿   | 相            |        |               |
|               |               | •                            |          | 大韓民     | 国忠滑南道天       | 安市新窗》  | 司85番地         |
|               |               |                              |          | ダエア     | アパート10       | 3棟108  | 3号            |
|               |               |                              | F ターム (  | 参考) 5BC | 147 CA21 CB2 | 5 EA02 | EA09 EB12     |


(54) 【発明の名称】ラスタスキャン順序の画像データとプロックスキャン順序の画像データとの間の変換のための画像処理装置及び方法

## (57)【要約】

【課題】 ラスタフォーマットとブロックフォーマット との間の画像データを相互変換する画像処理装置及び方 法を提供する。

【解決手段】 ラスタフォーマットとブロックフォーマットとの間の画像データを相互変換する画像処理装置及び方法は、特に、ラスタフォーマットをブロックフォーマットに転換する時に、カメラプロセッサで発生した画像データを各色成分別に分離して一つのラインメモリに貯蔵した後に、ブロックフォーマットに読み出しに適する順序にブロック単位に読み出してJPEGエンジンに伝達する。一つの統合ラインメモリを使用するので、メモリの大きさを減らすことができ、これによって、チップサイズを減少させることができる。

【選択図】 図4



EB13

UA36

5C059 LA04 MA00 MA23 PP16 UA02

5C073 AA01 AA04 BB02 CA01 5C078 BA57 CA27 CA34 DA01 DB16

#### 【特許請求の範囲】

## 【請求項1】

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理装置において、

所定の水平解像度及び垂直解像度を有するラスタスキャン順序の画像データを供給する 画像データ処理器と、

複数のラインの画像データを貯蔵するためのラインメモリと、

前記ラインメモリに対する共通読み出し/書き込みアドレスを発生するアドレス発生ブロックと、

前記ラインメモリからブロックスキャン順序の画像データが伝達されるエンコーダとを 含み、

前記アドレス発生ブロックは、

画像データの読み出し及び書き込みが行われるブロックのアドレスを発生するブロックアドレス発生器と、

前記ラインメモリに対する以前の共通読み出し/書き込みアドレスと現在の共通読み出し/書き込みアドレスとの間のラインオフセットを提供するラインオフセット発生器と、

前記ブロックアドレスと前記ラインオフセットに基づいて前記ラインメモリに対する前記共通読み出し/書き込みアドレスを発生するアドレス発生器とを含むことを特徴とする画像データ処理装闘。

## 【請求項2】

前記エンコーダはJPEGエンジンであることを特徴とする請求項1に記載の画像データ処理装置。

## 【請求項3】

前記ブロックは {複数の水平方向ピクセル (h) \*複数の垂直方向ピクセル (v) }の画像データを含むことを特徴とする請求項 2 に記載の画像データ処理装置。

#### 【請求項4】

前記ブロックアドレス発生器は、

前記ラインメモリに対する現在のブロックの始まりアドレスと次のブロックの始まりアドレスとの間のオフセットであるブロックオフセットをさらに提供することを特徴とする 請求項3に記載の画像データ処理装置。

## 【請求項5】

前記ブロックオフセットは初期に1に設定されることを特徴とする請求項4に記載の画像データ処理装置。

## 【請求項6】

前記ラインオフセットは初期に {水平解像度(H)/h}に設定されることを特徴とする請求項 5 に記載の画像データ処理装置。

#### 【請求項7】

前記ラインオフセット発生器は、

前記ラインメモリに対する現在の共通読み出し/謝き込みアドレスと次の共通読み出し /書き込みアドレスとの間のラインオフセットである次のラインオフセットをさらに発生 することを特徴とする蓄求項 6 に記載の画像データ処理装置。

#### 【請求項8】

前記ブロックアドレスと前記次のラインオフセットは毎フェーズの始まりで各々リセットされることを特徴とする請求項7に記載の画像データ処理装置。

## 【請求項9】

前記アドレス発生器は、

前記ブロックアドレスに基づいて前記ラインメモリに対するアンカアドレスをさらに発生し、

前記発生されたアンカアドレスから連続した h 個の前記共通読み出し/書き込みアドレスを発生することを特徴とする請求項 8 に記載の画像データ処理装置。

20

30

#### 【請求項10】

前記アドレス発生器は、

前記連続した h 個の共通読み出し/書き込みアドレスを発生した後に、前記アンカアドレスを前記ラインオフセットだけ増加させることを特徴とする請求項 9 に記載の画像データ処理装置。

#### 【請求項11】

前記アドレス発生器は、

前記ラインオフセットだけ増加した前記アンカアドレスが前配水平解像度H-1より大きい時に、前記アンカアドレスを{水平解像度(H)-1}だけ減少させることを特徴とする 請求項10に記載の画像データ処理装置。

10

#### 【請求項12】

前記ブロックアドレス発生器は、

一つのブロックに対する共通読み出し/書き込みアドレスを発生した後に、前記ブロックアドレスを前記ブロックオフセットだけ増加させることを特徴とする請求項11に記載の画像データ処理装置。

#### 【請求項13】

前記ブロックアドレス発生器は、

前記ブロックオフセットだけ増加した前記ブロックアドレスが前記水平解像度 H ー 1 より大きい時に、前記ブロックアドレスを {水平解像度(H) ー 1 } だけ減少させることを特徴とする請求項 1 2 に記載の画像データ処理装置。

20

#### 【請求項14】

前記ブロックオフセットは、毎フェーズの最後で前記ラインオフセットとして設定されることを特徴とする請求項13に記載の画像データ処理装置。

#### 【請求項15】

前記ラインオフセットは、前記毎フェーズの最後で前記次のラインオフセットとして設定されることを特徴とする請求項14に記載の画像データ処理装置。

#### 【請求項16】

一つのフェーズは H / h ブロックを含むことを特徴とする請求項 1 5 に記載の画像データ処理装置。

## 【請求項17】

30

水平解像度がHであり、垂直解像度がVである画像データはV/vフェーズを含むことを特徴とする請求項15に記載の画像データ処理装置。

#### 【請求項18】

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、

水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、

複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する 段階と、

前記ラインメモリの前記共通読み出し/醤き込みアドレスから h \* v ブロックスキャン 40 順序の画像データを読み出す段階と、

前記ラインメモリの前記共通読み出し/ 書き込みアドレスに前記ラスタスキャン順序の 画像データを貯蔵する段階と、

h \* v ブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、

. 前記共通読み出し/歯き込みアドレスを発生する段階は、

- (a)ブロックオフセットとラインオフセットを初期化する段階と、
- (b)ブロックアドレスと次のラインオフセットを初期化する段階と、
- (c)アンカアドレスを前記ブロックアドレスとして設定する段階と、
- (d)前記アンカアドレスから連続した h 個の共通読み出し/書き込みアドレスを発生する段階と、

- (e)前記アンカアドレスを前記ラインオフセットだけ増加させる段階と、
- (f)前記 h \* v ブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記 (d)~(e) 段階を繰り返す段階と、
  - (g)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
  - (h)前記次のラインオフセットを前記ラインオフセットだけ増加させる段階と、
- (i)H/hプロックに対する画像データを全部処理するまで前記(c)~(h)段階を繰り返す段階と、
  - (j)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
  - (k)前記ラインオフセットを前記次のラインオフセットとして設定する段階と、
- (1)前記ラスタスキャン順序の画像データが供給される間、前記(b)~(k)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。

#### 【請求項19】

前記(e)段階で、前記ラインオフセットだけ増加したアンカアドレスが前記水平解像度 H-1と同一、または前記水平解像度 H-1より大きい時に、前記アンカアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする請求項18に記載の画像データ処理方法。

## 【請求項20】

前記(h)段階で、前記プロックオフセットだけ増加したプロックアドレスが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記ブロックアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする請求項18に記載の画像データ処理方法。

#### 【請求項21】

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、

水平解像度(H)及び垂直解像度(v)を有するラスタスキャン順序の画像データが供給される段階と、

複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する 段階と、

前記ラインメモリの前記共通読み出し/書き込みアドレスから h \* v ブロックスキャン順序の画像データを読み出す段階と、

前記ラインメモリの前記共通読み出し/夢き込みアドレスに前記ラスタスキャン順序の 画像データを貯蔵する段階と、

h \* v ブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、 前記共通読み出し/書き込みアドレスを発生する段階は、

- (a)ブロックオフセットとラインオフセットを初期化する段階と、

(c)前記アンカアドレス\*hから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、

- (d)前記 h \* v ブロックに対する前記共通読み出し/ 書き込みアドレスが全部発生されるまで前記(b)~(c)段階とを繰り返す段階と、
- (e)前記 i が 0 から v-1 まで順次に増加するまで前記(b)~(c)段階を繰り返す段階と、
  - (f)前記プロックオフセットを前記ラインオフセットとして設定する段階と、
- (g)(ラインオフセット\*H/h)を前記水平解像度H-1で割った余りを前記ラインオフセットとして設定する段階と、
  - (h)前記ラスタスキャン順序の画像データが供給される間、前記(b)~(g)段階を繰り

20

30

40

50

9/26/2007, EAST Version: 2.1.0.14

返す段階とを含むことを特徴とする画像データ処理方法。

## 【請求項22】

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、

水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、

複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する 段階と、

前記ラインメモリの前記共通読み出し/書き込みアドレスから h \* v ブロックスキャン順序の画像データを読み出す段階と、

前記ラインメモリの前記共通読み出し/歯き込みアドレスに前記ラスタスキャン順序の 画像データを貯蔵する段階と、

h \* v ブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、

前記共通読み出し/書き込みアドレスを発生する段階は、

- (a)ブロックオフセットとラインオフセットを初期化する段階と、
- (b)ブロックアドレスを初期化する段階と、
- (c)ラインアドレスを初期化する段階と、
- (d)前記ブロックアドレスと前記ラインアドレスとの合計を前記水平解像度H-1で削った余りに与えられるアンカアドレスを生成する段階と、
- (e)前記アンカアドレス\*hから連続されたh個の共通読み出し/ 巻き込みアドレスを 20発生する段階と、
  - (f)前記ラインアドレスを前記ラインオフセットだけ増加させる段階と、
- (g)前記 h \* v ブロックに対する前記共通読み出し/ 書き込みアドレスが全部発生されるまで前記(d)~(f)段階を繰り返す段階と、
  - (h)前記プロックアドレスを前記プロックオフセットだけ増加させる段階と、
- (i)H/h ブロックに対する画像データを全部処理するまで前記(c) $\sim$ (h)段階を繰り返す段階と、
  - ( i ) 前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
- (k)前記ラインオフセット\*H/hを前記水平解像度H-1で割った余りを前記ラインオフセットとして設定する段階と、
- (1)前記ラスタスキャン順序の画像データが供給される間、前記(b)~(k)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。

## 【請求項23】

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、

水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、

複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する 段階と、

前記ラインメモリの前記共通読み出し/書き込みアドレスから h \* v ブロックスキャン 40順序の画像データを読み出す段階と、

前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の 画像データを貯蔵する段階と、

h \* v ブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、 前記共通読み出し/ 書き込みアドレスを発生する段階は、

- (a)ブロックオフセットとラインオフセットを初期化する段階と、
- (b)ブロックアドレスを初期化する段階と、
- (c)ラインアドレスを初期化する段階と、
- (d)前記ブロックアドレスと前記ラインアドレスに基づいてアンカアドレスを生成する 段階と、

50

30

- (e)前記アンカアドレス\*hから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、
  - (f)前記ラインアドレスを前記ラインオフセットだけ増加させる段階と、
- (g)前記 h \* v ブロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記(d)~(f)段階を繰り返す段階と、
  - (h)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
- (i) H / h ブロックに対する画像データを全部処理するまで前記(c)  $\sim$  (h) 段階を繰り返す段階と、
  - (i)前記プロックオフセットを前記ラインオフセットとして設定する段階と、
  - (k)前記ラインオフセット\*H/hを前記ラインオフセットとして設定する段階と、
- (1)前記ラスタスキャン順序の画像データが供給される間前記(b)~(k)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。

## 【請求項24】

前記(d)段階で、前記生成されたアンカアドレスが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記アンカアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする請求項23に記載の画像データ処理方法

## 【請求項25】

前記(f)段階で、前記増加したラインアドレスが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記ラインアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする請求項23に記載の画像データ処理方法。 【請求項26】

前記(h)段階で、前記増加したブロックアドレスが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記ブロックアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする請求項23に記載の画像データ処理方法。

## 【請求項27】

前記(k)段階で、前記設定されたラインオフセットが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記ラインオフセットを前記水平解像度H-1で割った余りを前記ラインオフセットとして設定する段階をさらに含むことを特徴とする請求項23に記載の画像データ処理方法。

## 【請求項28】

ラスタスキャン順序の画像データとブロックスキャン順序の画像データとを相互変換するための画像処理方法において、

水平解像度(H)及び垂直解像度(V)を有するラスタスキャン順序の画像データが供給される段階と、

複数のライン(v)のラインメモリに対する共通読み出し/書き込みアドレスを発生する 段階と、

前記ラインメモリの前記共通読み出し/醤き込みアドレスから h \* v ブロックスキャン順序の画像データを読み出す段階と、

前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャン順序の 画像データを貯蔵する段階と、

h \* v ブロックスキャン順序の画像データをエンコーダに伝達する段階とを含み、前記共通読み出し/書き込みアドレスを発生する段階は、

- (a)ブロックオフセットとラインオフセットを初期化する段階と、
- (b)ブロックアドレスを初期化する段階と、
- (c)アンカアドレスをプロックアドレスとして設定する段階と、
- (d)前記アンカアドレス\*hから連続したh個の共通読み出し/書き込みアドレスを発生する段階と、
  - (e)前記アンカアドレスを前記ラインオフセットだけ増加させる段階と、

50

10

9/26/2007, EAST Version: 2.1.0.14

- (f)前記 h \* v プロックに対する前記共通読み出し/書き込みアドレスが全部発生されるまで前記(d)~(e)段階を繰り返す段階と、
  - (g)前記ブロックアドレスを前記ブロックオフセットだけ増加させる段階と、
- (h)H/hプロックに対する画像データを全部処理するまで前記 $(c)\sim(g)$ 段階を繰り返す段階と、
  - (1)前記ブロックオフセットを前記ラインオフセットとして設定する段階と、
- (j)(ラインオフセット\*H/h)を前記水平解像度H-1で割った余りを前記ラインオフセットとして設定する段階と、
- (k)前記ラスタスキャン順序の画像データが供給される間に、前記(b)~(j)段階を繰り返す段階とを含むことを特徴とする画像データ処理方法。

## 【請求項29】

前記(e)段階で、前記増加したアンカアドレスが前記水平解像度H-1と同…、または前記水平解像度H-1より大きい時に、前記アンカアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする請求項28に配載の画像データ処理方法。 【請求項30】

前記(g)段階で、前記増加したブロックアドレスが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記ブロックアドレスを前記水平解像度H-1だけ減少させる段階をさらに含むことを特徴とする翻求項29に記載の画像データ処理方法。

## 【発明の詳細な説明】

## 【技術分野】

[0001]

本発明は画像処理装置及び方法に関するものであり、さらに具体的には、…つのライン メモリを使用してラスタスキャン順序の画像データとブロックスキャン順序の画像データ との間の相互変換を処理する画像処理装置及び方法に関するものである。

#### 【背景技術】

[0002]

よく知られたように、JPGE(Joint Photogarphic Experts Group)はデータ圧縮のために離散コサイン変換(Discrete Cosine Transform:DCT)を使用する。DCT圧縮技術は、データを8ピクセル\*8ピクセル単位のブロックで分けてデータを処理する。しかし、カメラの画像処理部はデータをライン単位に、すなわち、ラスタフォーマット(ラスタスキャン順序:一切ではでから右に、上から下に)連続して出力する。したがって、ラスタスキャン順序の画像データをブロックスキャン順序に変換するためには、最小8ラインの画像ン順序の画像データをができるラインメモリが必要である。8ラインが貯蔵されたラインメモリから8\*8ピクセルの画像ブロックを作る間、カメラの画像処理部は新しい画像データを出力するので、連続的な処理のためには、8ラインメモリが直のラインメモリが直のラインメモリに画像データがむまれる間、他のラインメモリに画像データがむまれる間、他のラインメモリに耐像がしたがである。すなわち、一つのラインメモリに画像データがむまれる。画像データは脚度成分Yと色差成分U及びVで構成されているので、これら各々の成分に対して二つのラインメモリが必要である。

## [0003]

20

10

50

しアドレスはアドレス発生回路30で生成される。

#### [0004]

図 2 はカメラプロセッサ 1 0 からの画像データがラスタスキャン順序にラインメモリに 書き込まれることを示し、図 3 はラインメモリに貯蔵された画像データがブロックスキャン順序に読み出されることを示す。図 2 乃至図 3 で、H は水平方向ピクセル数、V は垂直方向ピクセル数を示す。一つのラインメモリには一フェーズ、すなわち、H\*8 ピクセルが貯蔵される。例えば、Phase0では 0 番目のピクセルからH\*8 … 1 番目のピクセルまでラインメモリに貯蔵され、Phase1では H\*8 番目のピクセルから H\*8\*2 … 1 番目のピクセルまでラインメモリに貯蔵される。

#### [0005]

## [0006]

プロック単位読み出しのためのラインメモリに対する読み出しアドレスaddrは下の数式1に記載したアルゴリズムに従って決められる。

## [0007]

## (数式1)

```
f o r (i = 0 , i < H / v ; i + +) {
    f o r (v v = 0; v v < v ; v v + +) {
        f o r (h h = 0; h h < h; h h + +) {
            a d d r = v v * H + i * v + h h
        }
    }
}</pre>
```

## [0008]

読み出しアドレスaddrは下の数式2に記載したアルゴリズムに従って求められる。

# [0009]

## (数式2)

f o r (i = 0; i < H / v; i + +) {
 f o r (v v = 0; v v < v; v v + +) {
 a n c h o r = (v v \* H + i) << 3;
 f o r (h h = 0; h h < h; h h + +) {
 a d d r = a n c h o r + h h
 }
}</pre>

# [0010]

ここで、Hは水平方向ピクセル数(例えば、640)を示し、v(例えば、8)は一つのブロックに含まれるラインの数、そしてhは一つのブロックに含まれる水平方向ピクセルの数(例えば、8)を示し、i はブロック順序を、v v はーブロックで無直方向ピクセル(ライン)を、h h は一ブロックで水平方向ピクセルを示す変数である。

## [0011]

三番目のフェーズで、 8 ラインの輝度成分 Y が 書き込みアドレス a d d r を参照してラインメモリ Y 0 (2 0)に貯蔵される時に、ラインメモリ Y 1 (4 0)からブロック単位読み出しが行われ、読み出されたブロックがマルチプレクサ 5 0 を通じて J P E G エンジン 6 0 に伝達される。

## [0012]

このような通常の画像処理方法は各色成分に対して二つのラインメモリを使用する。例 50

9/26/2007, EAST Version: 2.1.0.14

10

20

30

(9)

えば、VGA標準の場合に、輝度成分Yに対して640\*8バイトのラインメモリを二つ使用する。したがって、システムの低電力化のために、メモリをチップに内蔵する場合に、チップの大きさが増加する問題点が発生する。特に、処理しようとする画像の大きさが増加すれば増加するほどその問題はさらに深刻になる。

【発明の開示】

【発明が解決しようとする課題】

[0013]

本発明の目的は、ラインメモリの大きさを減少させることができるラスタスキャン順序とブロックスキャン順序との間の画像データを相互変換する画像処理装置を提供することにある。

10

[0014]

本発明の他の目的は、…つのラインメモリを使用してラスタスキャン順序とブロックス キャン順序と間の画像データを相互変換するアドレス発生器を提供することにある。

[0015]

本発明のまた他の目的は、ラインメモリの大きさを減少させることができるラスタスキャン順序とブロックスキャン順序との間の画像データを相互変換する画像処理方法を提供 することにある。

【課題を解決するための手段】

[0016]

上述のような目的を達成するために本発明の画像データ処理装置は、所定の水平解像度及び垂直解像度を有するラスタスキャン順序の画像データを供給する画像データ処理器と、複数のラインマの画像データを貯蔵するためのラインメモリと、前記ラインメモリに対する共通読み出し/書き込みアドレスを発生するアドレス発生プロック及び前記ラインメモリから h \* v ブロックスキャン順序の画像データが伝達されるエンコーダとを含む。前記アドレス発生ブロックは、画像データの読み出し及び書き込みが行われるブロックのアドレスを発生するブロックアドレス発生器と、前記ラインメモリに対する以前の共通読み出し/書き込みアドレスと現在の共通読み出し/書き込みアドレスとの間のラインオフセットを提供するラインオフセット発生器と、前記ブロックアドレスと前記ラインオフセットに基づいて前記ラインメモリに対する前記共通読み出し/書き込みアドレスを発生するアドレス発生器とを含む。

30

20

[0017]

望ましい実施形態において、前記エンコーダはJPEGエンジンである。

[0018]

望ましい実施形態において、前記ブロックは画像データh\*vを含む。

[0019]

この実施形態において、前記プロックアドレス発生器は、前記ラインメモリに対する現在のプロックの始まりアドレスと次のプロックの始まりアドレスとの間のオフセットであるプロックオフセットをさらに提供する。前記プロックオフセットは初期に1に設定される。前記ラインオフセットは初期に(水平解像度(H)/8)に設定される。前記ラインオフセットは初期に(水平解像度(H)/8)に設定される。前記ラインオフセットを送路は、前記ラインメモリに対する現在の共通読み出し/書き込みアドレスと次の共通読み出し/書き込みアドレスとの間のラインオフセットである次のラインオフセットをさらに発生する。前記ブロックアドレスと前記次のラインオフセットは毎フェーズの始まりで各々リセットされる。

40

[0020]

この実施形態において、前記アドレス発生器は、前記ブロックアドレスに基づいて前記ラインメモリに対するアンカアドレスをさらに発生し、前記発生されたアンカアドレスから連続したh個の前記共通読み出し/書き込みアドレスを発生する。前記アドレス発生器は、前記連続したh個の共通読み出し/書き込みアドレスを発生した後に、前記アンカアドレスを前記ラインオフセットだけ増加させ、前記ラインオフセットだけ増加した前記アンカアドレスが {水平解像度(H)-1}より大きい時に、前記アンカアドレスを前記水平解

像度H-1だけ減少させる。

## [0021]

この実施形態において、前記プロックアドレス発生器は、一つのプロックに対する共通 読み出し/書き込みアドレスを発生した後に、前記プロックアドレスを前記プロックオフ セットだけ増加させ、前記プロックオフセットだけ増加した前記ブロックアドレスが前記 水平解像度H-Iより大きい時に、前記ブロックアドレスを{水平解像度(H)-1}だけ減 少させる。前記ブロックオフセットは、毎フェーズの最後で前記ラインオフセットとして 設定される。前記ラインオフセットは、前記毎フェーズの最後で前記次のラインオフセットとして 股定される。

## [0022]

この実施形態において、 …つのフェーズは H / h ブロックを含む。

#### [0023]

望ましい実施形態において、水平解像度がHであり、垂直解像度がVである画像データはV/vフェーズを含む。

## [0024]

本発明の他の特徴によると、ラスタスキャン順序の画像データとブロックスキャン順序 の画像データとの相互変換のための画像処理方法は、水平解像度H及び垂直解像度Vを有 するラスタスキャン順序の画像データが供給される段階と、複数のラインャのラインメモ リに対する共通読み出し/書き込みアドレスを発生する段階と、前記ラインメモリの前記 共通読み出し/醬き込みアドレスからh\*vブロックスキャン順序の画像データを読み出 す段階と、前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャ ン順序の画像データを貯蔵する段階と、h\*vブロックスキャン順序の画像データをエン コーダに伝達する段階とを含む。前記共通読み出し/書き込みアドレスを発生する段階は (a)ブロックオフセットとラインオフセットを初期化する段階と、(b)ブロックアド レスと次のラインオフセットを初期化する段階と、(c)アンカアドレスを前記ブロックア ドレスとして設定する段階と、(d)前記アンカアドレスから連続した h 個の共通読み出し /凄き込みアドレスを発生する段階と、(e)前記アンカアドレスを前記ラインオフセット だけ増加させる段階と、(f)前記h\*vブロックに対する前記共通読み出し/響き込みア ドレスが全部発生されるまで前記(d)~(e)段階を繰り返す段階と、(g)前記プロックア ドレスを前記ブロックオフセットだけ増加させる段階と、(h)前記次のラインオフセット を前記ラインオフセットだけ増加させる段階と、( i )H / h ブロックに対する画像データ を全部処理するまで前記(c)~(h)段階を繰り返す段階と、(j)前記ブロックオフセット を前記ラインオフセットとして設定する段階と、(k)前記ラインオフセットを前記次のラ インオフセットとして設定する段階と、( I )前記ラスタスキャン順序の画像データが供給 される間、前記(b)~(k)段階を繰り返す段階とを含む。

#### [0025]

望ましい実施形態において、前記(e)段階で、前記ラインオフセットだけ増加したアンカアドレスが前記水平解像度H-1と同…、または前記水平解像度H-1より大きい時に、前記アンカアドレスを前記水平解像度H-1だけ減少させる段階をさらに含む。

## [0026]

望ましい実施形態において、前記(h)段階で、前記ブロックオフセットだけ増加したブロックアドレスが ${x 平解像度(H)-1}$ と同一、または ${x 平解像度(H)-1}$ より大きい時に、前記ブロックアドレスを ${x 平解像度(H)-1}$ だけ減少させる段階をさらに含む。【0027】

本発明のまた他の特徴によると、ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの相互変換のための画像処理方法は、水平解像度 H 及び垂直解像度 V を有するラスタスキャン順序の画像データが供給される段階と、複数のライン v のラインメモリに対する共通読み出し/書き込みアドレスを発生する段階と、前記ラインメモリの前記共通読み出し/書き込みアドレスから h \* v ブロックスキャン順序の画像データを読み出す段階と、前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタス

10

20

30

. .

キャン順序の画像データを貯蔵する段階と、h\*vプロックスキャン順序の画像データを エンコーダに伝達する段階とを含む。前記共通読み出し/書き込みアドレスを発生する段階は、(a)プロックオフセットとラインオフセットを初期化する段階と、(b)(プロックカフセットとラインオフセットを初期化する段階と、(b)(プロックック順序を表示することとして、0から(H/h)-1まで順次に増加し、vvはプロックのライン数を表示することとして、iに対して0から v-1まで順次に増加しi0を水平解像度 i1の、i1のから i2ので、i3ので、i3ので、i4の共通読み出し/書き込みアドレスを発生する段階と、i5ので、i5ので、i6の大力で表生成する段階と、i7ので、i7のが念が念が念を発生する段階と、i8ので、i8ので、i8ので、i8ので、i9ので、i9ので、i9ので、i1のので、i2のので、i1のので、

本発明の他の特徴によると、ラスタスキャン順序の画像データとブロックスキャン順序の画像データとの相互変換のための画像処理方法の共通読み出し/書き込みアドレスを発生する段階は、(a)ブロックオフセットとラインオフセットを初期化する段階と、(b) でカファドレスを初期化する段階と、(c) ラインアドレスを初期化する段階と、(d) 前記プロックアドレスと前記ラインアドレスとの合計を $\{ N \text{ Y P M R R R B C } (H) - 1 \}$  で割った余りに与えられるアンカアドレスを生成する段階と、(e) 前記アンカアドレス\* (b) から連続み出し/書き込みアドレスを発生する段階と、(f) 前記ラインアドレスを前記ラインオフセットだけ増加させる段階と、(g) 前記 (f) 段階を繰り返す段階と、(f) 前記プロックアドレスが全部発生するまで前記(f) 段階を繰り返す段階と、(f) 前記プロックアドレスを前記プロックオフセットだけ増加させる段階と、(f) 段階を繰り返す段階と、(f) 前記プロックアドレスを前記プロックオフセットだけ増加させる段階と、(f) 前記プロックアドレスを前記プロックオフセットだけ増加させる段階と、(f) が に (f) が に (f

[0029]

本発明のまた他の目的を達成するためのラスタスキャン順序の画像データとプロックスキャン順序の画像データとの相互変換のための画像処理方法の共通読み出し/ひまする段階は、(a)プロックオフセットとラインオフセットを初期化する段階と、(b)プロックアドレスを初期化する段階と、(c)ラインアドレスを初期化する段階と、(d)前記プロックアドレスを初期化する段階と、(e)前記アンカアドレス\*hから連続したh個の共通読み出し/番き込みでドレスを発生する段階と、(f)前記ラインアドレスを前記カロノ/番き込みでドレスを発生する段階と、(f)前記共通読み出し/書き込みアドレスが全部発生するまで前記(d)~(f)段階を繰り返す段階と、(h)前記プロックオフセットを前記ラインオフセットだけ増加させる段階と、(i)H/hプロックに対する画像データを全が出まで前記(c)~(h)段階を繰り返す段階と、(j)前記プロックオフセットを前記ラインオフセットとして設定する段階と、(k)前記ラインオフセットを前記ラインオフセットとして設定する段階と、(l)前記ラスタスキャン順序の画像データが供給される間、前記(b)~(k)段階を繰り返す段階とを含む。

[0030]

前記方法において、前記(d)段階で、前記生成されたアンカアドレスが ${水 \Psi 解像度H-1}$ と同一、または ${水 \Psi 解像度H-1}$ より大きい時に、前記アンカアドレスを前記水  ${\Psi 解像度H-1}$ だけ減少させる段階をさらに含む。

[0031]

50

20

・ 望ましい実施形態において、前記(f)段階で、前記増加したラインアドレスが $\{ 水平解像度H-1 \}$ と同一、または $\{ 水平解像度H-1 \}$ より大きい時に、前記ラインアドレスを前記水平解像度H-1だけ減少させる段階をさらに含む。

## [0032]

望ましい実施形態において、前記(h)段階で、前記増加したブロックアドレスが前記水平解像度H-1と同一、または前記水平解像度H-1より大きい時に、前記ブロックアドレスを前記水平解像度H-1だけ減少させる段階をさらに含む。前記(k)段階で、前記設定されたラインオフセットが $\{水平解像度H-1\}$ と同一、または $\{水平解像度H-1\}$ より大きい時に、前記ラインオフセットを $\{水平解像度H-1\}$ で割った余りを前記ラインオフセットとして設定する段階をさらに含む。

## [0033]

本発明の他の特徴によると、ラスタスキャン順序の画像データとブロックスキャン順序 の画像データとの相互変換のための画像処理方法は、水平解像度H及び垂直解像度Vを有 するラスタスキャン順序の画像データが供給される段階と、複数のラインャのラインメモ リに対する共通読み出し/書き込みアドレスを発生する段階と、前記ラインメモリの前記 共通読み出し/書き込みアドレスからh\*vブロックスキャン順序の画像データを読み出 す段階と、前記ラインメモリの前記共通読み出し/書き込みアドレスに前記ラスタスキャ ン順序の画像データを貯蔵する段階と、h\*Vブロックスキャン順序の画像データをエン コーダに伝達する段階とを含む。前記共通読み出し/書き込みアドレスを発生する段階は (a)ブロックオフセットとラインオフセットを初期化する段階と、(b)ブロックアド レスを初期化する段階と、(c)アンカアドレスをブロックアドレスとして設定する段階と 、(d)前記アンカアドレス\*hから連続したh個の共通読み出し/書き込みアドレスを発 生する段階と、(e)前記アンカアドレスを前記ラインオフセットだけ増加させる段階と、 (f)前記h\*vブロックに対する前記共通読み出し/書き込みアドレスが全部発生される まで前記(d)~(e)段階を繰り返す段階と、(g)前記ブロックアドレスを前記ブロックオ フセットだけ増加させる段階と、(h)H/hブロックに対する画像データを全部処理する まで前記(c)~(g)段階を繰り返す段階と、(i)前記ブロックオフセットを前記ライン オフセットとして設定する段階と、( j )(ラインオフセット\* H / h )を前記水平解像度 H - 1 で割った余りを前記ラインオフセットとして設定する段階と、( k )前記ラスタスキャ ン順序の画像データが供給される間、前記(b)~(jk)段階を繰り返す段階とを含む。

#### [0034]

望ましい実施形態において、前記(e)段階で、前記増加したアンカアドレスが $\{$ 水平解像度 $H-1 \}$ と同一、または $\{$ 水平解像度 $H-1 \}$ より大きい時に、前記アンカアドレスを $\{$ 水平解像度 $H-1 \}$ だけ減少させる段階をさらに含む。

## [0035]

望ましい実施形態において、前記(g)段階で、前記増加したブロックアドレスが ${$ 水平解像度H-1}と同一、または ${$ 水平解像度H-1}より大きい時に、前記ブロックアドレスを前記 ${}$ 水平解像度H-1}だけ減少させる段階をさらに含む。

## [0036]

上述のような画像処理装置及び方法は、特に、ラスタフォーマットをブロックフォーマットに転換する時に、カメラプロセッサで発生した画像データを各色成分別に分離して、一つのラインメモリに貯蔵した後に、ブロックフォーマットに読み出すのに適する順序にプロック単位に読み出して、JPEGエンジンに伝達する。一つの統合ラインメモリを使用するので、メモリのサイズを減らすことができ、これによって、チップサイズを減少させることができる。

## 【発明の効果】

## [0037]

本発明によると、色成分ごとに、一つのラインメモリを使用することによって、ライン メモリサイズが減少する。したがって、チップに内臓時、小さいサイズのチップを得るこ とができ、システムの低電力化を図ることができる。 10

20

30

【発明を実施するための最良の形態】

## [0038]

以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。図4は本発明の望ましい実施形態による画像データ処理装置を示すプロック図である。図4を参照すると、本発明の画像データ処理装置100はカメラプロセッサ110、アドレス発生器120、単一ラインメモリ130及びJPEGエンジン140を含む。

## [0039]

## [0040]

アドレス発生回路120はラインメモリ<u>Y130に対する共通読み出し</u>巻き込みアドレスを発生する。本発明によると、ラインメモリ<u>Y130に対する読み出しアドレスと</u>書き込みアドレスが同一である。すなわち、読み出し動作のためにアドレスを印加したメモリセルに書き込み動作が同時に実行される。これは図5に示したタイミング図を参照して説明される。

#### [0041]

#### [0042]

具体的に、共通読み出し/書き込みアドレスADDRは下の数式3によって生成される

## [0043]

(数式3)

n o \_ h o r \_ b k = 6 4 0 >> 3; n o \_ s i z e = n o \_ h o r \_ b k << 3 - 1; b l o c k .... o f f s e t = 1; l i n e \_ o f f s e t = n o \_ h o r \_ b k;

while(!finished){
 anchor=0;
 block....addr=0;
 next\_line\_offset=0;

50

40

30

```
for(i=0, i < no_{m} hor_{m} bk, i++)
             anchor = block \dots addr;
             for (v v = 0; v v < 8; v v + +){
                  for (hh = 0; hh < 8; hh + +){}
                       addr = anchor<<3+hh;
                 anchor+=line_offset;
                 anchor-=no_size(if anchor
>= n o _ s i z e);
                                                  10
                  block_addr+=block_offset;
                  block_addr-=no_size(if bl
ock_{...}addr >= no_{...}si'ze);
                   next_line_offset+=line_o
ffset;
                   next_line_offset-=no_siz
    next_line_offset>=no_size);
               block_offset=line_ofset;
               line_offset=next_line_offset
                                                  20
 }
[0044]
 ここで、addrは共通醬き込み/読み出しアドレスADDRであり、iはブロックイ
ンデックス、hhは水平方向インデックス、vvは垂直方向インデックスである。no....
hor_bkは…フェーズに属するブロックの数H/h=640/8であり、no_si
```

れる。 【0045】

このような共通読み出し/書き込みアドレス A D D R を発生するために本発明のアドレス発生回路 1 2 0 は図 6 に示したような構成を有する。

zeは水平方向ピクセルの数-1を示す。前記数式3で640に代えて他の値を使用すれば、処理しようとする画像の大きさに対応する共通読み出し/書き込みアドレスが生成さ

#### [0046]

図6を参照すると、アドレス発生回路120は、二つのカウンタ201、202、アドレス発生器210、ラインオフセット発生器220、及びブロックアドレス発生器230を含む。この実施形態で、各構成要素の大きさ及び固有の数字はVGA標準に従って決められ、他の標準では異なって設定されることがよく理解されるであろう。

## [0047]

カウンタ  $\_$  h v 2 0 1 は 6 ビットカウンタで構成される。カウンタ  $\_$  h v 2 0 1 はカメラプロセッサ 1 1 0 からの入力イネーブル信号 P E L I  $\_$  E Nがアクティブされるごと  $^{1}$  だけずつ増加する。カウンタ  $\_$  h v 2 0 1 の上位 3 ビットは垂直方向インデックス  $^{1}$  を、そして下位 3 ビットは水平方向インデックス h を提供する。垂直方向インデックス  $^{1}$  を  $^{1}$  で  $^{1}$  の  $^{1}$  で  $^{1}$ 

## [0048]

アドレス発生器 2 1 0 はマルチプレクサ 2 1 1 、次のアンカ(anchor)アドレスレジスタ 50

212、アンカアドレスレジスタ213、共通書き込み/読み出しアドレス演算器214、及び加算器215、216を含む。

## [0049]

## [0050]

マルチプレクサ211は初期化信号initがアクティブされる時に0を、カウンタ \_ bk202からのブロックインデックスiが増加する時に、ブロックアドレス演算器232からのブロックアドレスb1ock \_ addr[9、0]を、そして水平方向インデックスhhがオーバーフローされる時(すなわち、hh=8である時)に加算器215、216からの出力を順次に次のアンカアドレスレジスタ212に提供する。図面に示さないが、前記初期化信号initは例えば、カメラプロセッサ110から提供される水平同期信号の8周期ごとに同期されてアクティブされる信号である。

# [0051]

## [0052]

再び図 6 を参照すると、ラインオフセット発生器 2 2 0 はマルチプレクサ 2 2 1 、次のラインオフセットレジスタ 2 2 2 、 カインオフセットレジスタ 2 2 3 、及び加算器 2 2 4 、 2 2 5 を含む。加算器 2 2 4 は次のラインオフセットレジスタ 2 2 2 に貯蔵された次のラインオフセット  $n \in x t = 1$  ine offset[9、0]をラインオフセット 2 2 3 に貯蔵されたラインオフセットし ine offset[9、0]を加える。加算器 2 2 5 は次のラインオフセットレジスタ 2 2 2 に貯蔵された次のラインオフセット  $n \in x t = 1$  ine offset[9、0]が水平方向ピクセル数 6 4 0 -1 すなわち、6 3 9 より大きければ、次のラインオフセット  $n \in x t = 1$  ine offset[9、0]から6 3 9 を引く。マルチプレクサ 2 2 1 は初期化信号 initがアクティブされる時に0を、垂直方向インデックス  $v \in x t = 1$  がアクティブされる時に0を、垂直方向インデックス  $v \in x t = 1$  がアクティブされる時に0を、垂直のインオフセットレジスタ 2 2 2 に提供する。ラインオフセットレジスタ 2 2 2 に提供する。ラインオフセットレジスタ 2 2 2 に 提供するのラインオフセットレジスタ 2 2 2 に 貯蔵された次のラインオフセットレジスタ 2 2 2 に 貯蔵された次のラインオフセットルシスタ 2 2 2 に 貯蔵された次のラインオフセットルシスタ 2 2 2 に 貯蔵された次のラインオフセットの  $v \in x t = 1$  ine offset[9、0]を受け入れる。

## [0053]

プロックアドレス発生器 230 はマルチプレクサ 231、プロックアドレスレジスタ 232、プロックオフセットレジスタ 235、及び加算器 233、234を含む。加算器 233はプロックアドレスレジスタ 232に貯蔵されたブロックアドレス 1020 10

10

20

30

40

、プロックアドレス b l o c k … a d d r [9、0] から 6 3 9 を引く。 マルチプレクサ 2 3 l は初期化信号 i n i t がアクティブされる時に 0 を、そして垂直方向インデックス v v かオーバーフローされる時(すなわち、 v v = 8 である時)に、加算器 2 3 3 、 2 3 4 からの出力を順次に選択してプロックアドレスレジスタ 2 3 2 に提供する。

## [0054]

さらに具体的に、図6乃至図7を参照して本発明の動作に関して説明する。本発明に関するより明確な理解のために、80×8ピクセルを貯蔵することができるラインメモリを一例として説明する。

## [0055]

図7はカメラプロセッサ110から出力される画像データを示す図面である。図7で、カメラプロセッサ110の水平解像度は80であり、垂直解像度は32である。80\*8ピクセル画像データを貯蔵するラインメモリを含むシステムで一フェーズは80\*8の大きさを有するので、一画面は4個のフェーズを含む。各フェーズは80個のセグメントを含む。セグメントはブロックを構成する水平方向の8個のピクセルからなるラインをいい、セグメントS0~S79の各数字はカメラプロセッサ110から出力される画像データの順序を意味する。

## [0056]

図8乃至図11は80\*8ピクセルを貯蔵することができるラインメモリに図7に示したセグメントが読み出し/書き込まれる順序を示す図面である。図面で、ラインメモリ及びアドレスバッファのアドレスは左から右に、上から下に向かうほど増加する。

## [0057]

カメラプロセッサ110で出力される80×8ピクセル画像データ(フェーズ1)はラインメモリ $_{-}$  Y 1 3 0 のアドレス0から始めて640まで順次に鬱き込まれる。すなわち、80個のセグメントS0~S79が図8に示したように順次に貯蔵される。例えば、セグメントS0はピクセル0~7を含み、セグメントS1はピクセル8~15を含み、セグメント10はピクセル80~87を含む。この時に、8個のピクセルごとに発生する(すなわち、毎8ピクセルの間一定の値を維持する)アンカアドレス0~79が図6に示したように、アンカアドレスレジスタ213に貯蔵される。アンカアドレス0~79は最初の8ラインの画像データ(80×8ピクセル)が単一ラインメモリ $_{-}$  Y 1 3 0 に順次に貯蔵される。とグメントの一番目のピクセルが貯蔵されるアドレスを8で割った値に該する。したがって、アンカアドレスに8を掛ければ、セグメントの一番目のピクセルが貯蔵されるラインメモリ $_{-}$  Y 1 3 0 のアドレスと一致する。図8で、斜線部分はフェーズ1に対するプロックスキャン単位に読み出される一番目のプロック8×8である。

## [0058]

生成された共通読み出し/書き込みアドレスを参照して図9に示したラインメモリからフェーズ 1 に対するブロック単位読み出しが実行されると同時に、新しい8ラインの画像データ(フェーズ 2)が書き込まれる。この時に、生成されるアンカアドレスは0、10、20、 $\cdots$ 、70、1、11、21、 $\cdots$ 、71、 $\cdots$ 、9、19、29、 $\cdots$ 、79の順序である。図9で、斜線部分はフェーズ 2に対するブロックスキャン単位に読み出される一番目のブロック8×8である。

#### [0059]

続いて、共通読み出し/書き込みアドレスを参照して図10に示したラインメモリからフェーズ 2 に対するブロック単位読み出しが実行されると同時に、新しい8ラインの画像データ (フェーズ 3 ) が書き込まれる。この時に、生成されるアンカアドレスは0、21、4 2、6 3、…、6 8、1 0、3 1、5 2、…、7 8、…、1 1、3 2、5 3、…、7 9の順序である。図10で、斜線部分はフェーズ 3 に対するブロックスキャン単位に読み出される一番目のブロック (8 \* 8) である。

#### [0060]

共通読み出し/書き込みアドレスを参照して図11に示したラインメモリからフェーズ 3に対するブロック単位読み出しが実行されると同時に、新しい8ラインの画像データ(

20

30

..

フェーズ 4 )が 書き込まれる。この時に、生成されるアンカアドレスは 0 、 5 2 、 2 5、 77、…、73、46、31、52、…、78、…、11、32、53、…、79の順序 である。図11で、斜線部分はフェーズ4に対するブロックスキャン単位に読み出される …番目のブロック(8 \* 8)である。

#### [0061]

最後のフェーズであるフェーズ 4 がラインメモリ Y 1 3 0 に記録された後には、生成 された共通読み出し/書き込みアドレスを参照してラインメモリ\_Y130に対する読み 出し動作のみが実行される。

## [0062]

上述の本発明によると、カメラプロセッサ110から出力される一番目のフェーズの画 像 データがラインメモリ \_\_ Y130に貯蔵される。生成された共通読み出し/ 醬 き込みア ドレスを参照してラインメモリ \_\_ Y130から~~番目のフェーズの画像データが読み出さ れた後に、カメラプロセッサ110から出力される二番目のフェーズの画像データがライ ンメモリ Y130に貯蔵される。この時に、共通読み出し/書き込みアドレスは、読み、 出される画像データが属するブロックのアドレス、ブロックのオフセット及びラインオフ セットに基づいて前記ラインメモリに対して発生され、これによって、ラスタスキャン順 序とブロックスキャン順序との間の画像データ変換を、一つのラインメモリを利用して容 易に実現することができる。

## [0063]

共通読み出し/醬き込みアドレスADDRを発生する他のアルゴリズムの例が下の数式 4に記載されている。

#### [0064]

(数式4)

```
no_hor_bk=640>>3;
n \circ .... s i z e = n \circ .... h \circ r .... b k << 3 - 1;
block\_offset=1;
line_offset=no_hor_bk;
```

while(!finished){

```
f \circ r (i = 0 ; i < n \circ .... h \circ r .... b k ; i + +) {,}
        f \circ r (v v = 0 ; v v < 8 ; v + +) {
                 anchor=(block_offset*i+
```

l i n e .... o f f s e t \* v)% n o .... s i z e;

```
i f(v v = 7 \& \& i = n o_{m} h o r_{m} b k - 1)
```

anchor=no\_size;

}

```
f \circ r (h h = 0 ; h h < 8 ; h + +) {
        addr = anchor<<3+hh,
```

block...offset=line...offset;

line\_offset=(line\_offset\*no\_hor\_bk)%n o \_ s i z e ; }

## [0065]

ここで、addrは共通書き込み/読み出しアドレスADDRであり、iはブロックイ ンデックス、hhは水平方向インデックス、vvは垂直方向インデックスである。no\_ hor\_bkは一フェーズに属するプロックの数H/h=640/8であり、no\_si z e は水平方向ピクセルの数 - 1 を示す。前記数式 3 で 6 4 0 に代えて他の値を使用する と、処理しようとする画像の大きさに符合する共通読み出し/書き込みアドレスが生成さ

9/26/2007, EAST Version: 2.1.0.14

30

```
れる。次の数式でもインデックスは数式3及び数式4と同一に使用される。
[0066]
 数式4のアルゴリズムは3個の乗算器を使用するようになっているが、これを次の数式
5のように修正することができる。
[0067]
(数式5)
    n \circ _h \circ r_b k = 6 4 0 >> 3;
    no\_size=no\_hor\_bk<<3-1;
    block\_offset=1;
                                                            10
    line ... of f set = no .... h or ... b k;
    while(!finished){
            block_{...}addr=0;
            for(i = 0, i < no\_hor\_bk; i++){
                 line_addr=0;
                  f \circ r (v = 0 ; v < 8 ; v + +) {
                        anchor=(block_addr+line_
addr)%no....size;
                   if(v = = 7 & & i = no_hor_bK-1)ancho
                                                            20
r = n o _ s i z e;
                 f \circ r(h = 0, h < 8, h + +) {
                       addr = anchor \langle \langle 3 + h \rangle \rangle
                }
                 line_addr+=line_offset;
         block_addr+=block_ofset;
     block_offset=line_offset;
     line...offset(line...offset*no...hor....bk)%no
                                                            30
.... s i z e ;
 }
[0068]
 数式 5 のアルゴリズムでブロックアドレス b l o c k .... a d d r とラインアドレス l i
ne .... a d d r の大きさが無制限に増加することを防止し、余りの演算子%を減らすため
に次の数式6のように修正することができる。
[0069]
(数式6)
    no_hor_bk = 640>>3;
    n \circ \_ s \mid z \mid e = n \circ \_ h \circ r \_ b \mid k << 3 - 1 ;
    block\_offset=1;
    line.... of f set = n o .... h or .... b k;
    while(!finishied){
            block_{maddr} = 0;
            for(i = 0; i < no_hor_bk; i++){
                line...addr = 0;
                f \circ r (v = 0 ; v < 8 ; v + +) {
                       anchor=(block_addr+line_a
d d r );
                       if(anchor>=no_size)anchor-
```

40

```
= n o \dots s i z e;
                     i f (v = 7 \& \& i = n o \dots h o r \dots b k - 1) a n
chor = no_size;
                     f \circ r (h = 0 ; h < 8 ; h + +) {
                           addr = anchor<<3+h;
                     line_addr+=line_offset;
                     if(line_addr>=no_size)line
_addr-=no\_size;
                                                       10
               block_addr+=block_offset;
               if(block_addr>=no_size)block_a
ddr -= no....size;
        }
         block_offset=line_offset;
         line_offset=(line_offset*no_hor_bk
)%no_size;
}
```

## [0070]

数式6のアルゴリズムではアドレスaddrを出力する前に、アンカアドレスanch 20 orを計算するようになっているが、効率的なハードウェア実現のために前記数式3のように修正することができる。したがって、少ないハードウェアで計算時間が短縮されたアルゴリズムは数式3である。

#### [0071]

このような本発明の画像処理装置及び方法によると、ラスタスキャン順序及びブロックスキャン順序との間の画像データ変換が…つのラインメモリを利用して実現されるので、 既存に比べて要求されるラインメモリの大きさが半分に減少する。

#### [0072]

一方、本発明は多数の成分を有するカラー信号に対応するために、特定のクロマフォーマット(chroma format)(例えば、4:2:2、4:4:4など)に適するようにラインメモリの大きさは変更することができる。例えば、4:2:2フォーマットの場合に、ラインメモリの大きさはH\*2\*8になり、4:4:4フォーマットの場合に、ラインメモリの大きさはH\*3\*8になる。

## [0073]

例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された 実施形態に限定されないということがよく理解されるであろう。したがって、請求範囲は そのような変形例及びその類似の構成金部を含むことで、可能な限り幅広く解釈されなけ ればならない。

【図面の簡単な説明】

# [0074]

【図1】通常のVGA標準の画像処理装置を概略的に示したブロック図である。

【図2】カメラプロセッサからの画像データがラスタスキャン順序にラインメモリに掛き 込まれることを示す図面である。

【図3】ラインメモリに貯蔵された画像データがブロックスキャン順序に読み出されることを示す図面である。

【図4】本発明の望ましい実施形態による画像データ処理装置を示すブロック図である。

【図5】図4に示した画像データ処理装置の動作を説明するためのタイミング図である。

【図6】図4に示したアドレス発生回路の望ましい実施形態を示す図面である。

【図7】カメラプロセッサから出力される画像データを示す図面である。

【図8】80\*8ピクセルを貯蔵することができるラインメモリに図7に示したセグメン 50

9/26/2007, EAST Version: 2.1.0.14

10

20

トが読み出し/書き込まれる順序を示す図面である。

【図9】80\*8ピクセルを貯蔵することができるラインメモリに図7に示したセグメントが読み出し/巻き込まれる順序を示す図面である。


【図10】80\*8ピクセルを貯蔵することができるラインメモリに図7に示したセグメントが読み出し/書き込まれる順序を示す図面である。

【図11】80\*8ピクセルを貯蔵することができるラインメモリに図7に示したセグメントが読み出し/書き込まれる順序を示す図面である。


## 【符号の説明】

## [0075]

- 100 画像データ処理装置
- 110 カメラプロセッサ
- 120 アドレス発生器
- 130 メモリ
- 140 JPEGエンジン
- 201,202 カウンタ
- 210 アドレス発生器
- 220 ラインオフセット発生器
- 230 ブロックアドレス発生器
- 211, 221, 231 マルチプレクサ
- 212, 213, 222, 232, 235 レジスタ
- 2 1 5 , 2 1 6 , 2 2 4 , 2 3 3 , 2 3 4 加算器
- 2 1 4 演算器



9/26/2007, EAST Version: 2.1.0.14



| 9 ]         |           |           |           |           |           |              |             |
|-------------|-----------|-----------|-----------|-----------|-----------|--------------|-------------|
| 9<br>S72    | 19<br>S73 | 29<br>S74 | 39<br>S75 | 49<br>S76 | 22S       | 8/S          | . 62S       |
| 8<br>S64    | 18<br>S65 | 28<br>S66 | 38<br>S67 | 48<br>S68 | 58<br>S69 | 95           | 78 .<br>S71 |
| 356         | 17<br>SS7 | 27<br>SS8 | 37 S59    | 188       | 57<br>S61 | 67<br>S62    | 77<br>S63   |
| 848<br>948  | 16<br>S49 |           | 36<br>S51 | 46<br>SS2 | 89S<br>95 | \$5 <b>4</b> | 76<br>S55   |
|             | 15<br>S41 | 25<br>S42 | 35 \$43   | 45 544    | 55<br>S45 | 65<br>.S46   | 75<br>S47   |
| 282<br>282  | 14<br>S33 | 25<br>834 | 82<br>835 | 44<br>S36 | 54 837    | 838          | 74 539      |
| 3 524       | 13<br>S25 | 23 526    | 33 527    | £888      | 83<br>829 |              | 73 831      |
| <del></del> | l         | -         |           | lilili    |           | *****        |             |

ichor Write for Phase 2
kdress Coment Segment S8

[図11]

|                                       | 1 1                |            |           | IIII            |           | illi       |           | r:        |
|---------------------------------------|--------------------|------------|-----------|-----------------|-----------|------------|-----------|-----------|
|                                       | 88                 | Stt        | 875       |                 | 8         |            | 315       | \$79      |
|                                       | g.                 | 19         | श         |                 | 49        | 3          | 66        | 2         |
|                                       | 798                | 352<br>S52 | 837       | 83              | s S7      | S71        | 88        | 8         |
|                                       | 82                 | 18         | 8         | 8               | 48        | 88         | 8         | 82        |
|                                       | 825                | 17<br>S14  | 27<br>S78 | 37 883          | 47<br>S48 | 57<br>S33  | 67<br>S18 | ۲<br>83   |
|                                       |                    | \$55       |           | \$23            |           | S74        | S29       | ¥         |
|                                       |                    | 91         |           | ဗ္က             |           |            | æ         | 76        |
|                                       | 225 5              | 15 S17     | %<br>%    | 35<br>366<br>36 | 45 SS1    | 92S SS     | 65<br>821 | 75<br>Se  |
|                                       | 4<br>S73           | 14<br>SSB  | 24<br>S#3 | %<br>%          | £18       | 54<br>S77  | 82<br>S22 | 74<br>S47 |
|                                       | 3 535              |            | 23<br>SS  | 38<br>389       | 43<br>S54 | 5.5<br>S39 | 33<br>232 | 75<br>89  |
|                                       | 2<br>S36           | 12<br>S61  | 22<br>S46 | 32<br>S31       | 42<br>S16 | 52<br>S1   | 59S<br>29 |           |
| Phase 3<br>Phase 4                    | 1<br>S38           | 11 823     | %<br>%    | 31<br>S72       | 41<br>SS7 | 51 S42     | 61<br>S27 | 71 S12    |
| Read for Phase 3<br>Write for Phase 4 |                    | 10 SS4     | 20<br>S49 | 30<br>834       | 40<br>S19 | 50<br>84   | 88<br>88  | 55<br>SS3 |
| 7                                     | Address<br>Segment |            |           | <u></u>         |           | <u> </u>   |           |           |

[図10]

|                                       | r           |           |           |             |           |           |           |           |
|---------------------------------------|-------------|-----------|-----------|-------------|-----------|-----------|-----------|-----------|
|                                       | S           | 23        | 833       | 82          | 355       | 883       | 178       | 878       |
|                                       | ၈           | <u>ღ</u>  | য়        | ස           | <b>₽</b>  | 55        | 8         | 62        |
|                                       | 85.<br>828  | 18<br>S46 | 28<br>S54 | %<br>%      |           | 58<br>S78 | 68<br>S7  | 78 S15    |
|                                       | 283         | 17<br>S61 | 27<br>S69 | 37 S77      | 47<br>S6  | 57<br>S14 | 2ZS       |           |
|                                       | 988<br>9    | 16<br>S76 | 26<br>S5  | 36<br>S13   | 46<br>S21 | 823<br>95 | £S 99     | 76<br>S45 |
|                                       | \$          | 15<br>S12 |           | 328<br>8238 | 45<br>S28 | 55<br>S44 | 252<br>65 |           |
|                                       | 4<br>S19    | 14<br>S27 | 24 \$35   | 34 S43      | 44<br>SS1 | 54 S59    | 79S       | 74<br>S75 |
|                                       | 3. 24<br>24 | 13 \$42   |           | 33<br>828   | 43 S66    | 53<br>574 | s<br>s    | 73<br>S11 |
|                                       | 588<br>289  | 12 SS7    | 99S<br>22 | 32 S73      | 42<br>S2  |           | 62<br>S18 | 72<br>826 |
| Phase 2<br>Phase 3                    | -<br>S64    | 11<br>S72 | 21<br>S1  | 31<br>SS    | 41<br>S17 | 51<br>S25 | 61<br>S33 | 17<br>S41 |
| Read for Phase 2<br>Write for Phase 3 |             | 01<br>88  | 20<br>S16 | 30<br>S24   | 40<br>S32 |           | 90<br>S48 | 70<br>S56 |
| Anchor                                | Address     |           |           |             |           |           |           |           |

9/26/2007, EAST Version: 2.1.0.14